YO3ITI - Schimbări recente [ro]

Extragerea unei partiții rootfs din imaginea petalinux

2026-11-05T17:00:15Z

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 19:00
(Nu s-a afișat o versiune intermediară efectuată de același utilizator)
Linia 1:		Linia 1:
	După compilarea unui proiect petalinux, pentru extragerea unei partiții rootfs se utilizează		După compilarea unui proiect petalinux, pentru extragerea unei partiții rootfs se utilizează comenzile:

	<syntaxhighlight lang="zsh">		<syntaxhighlight lang="zsh">
	# ~~WARNING~~: ~~Destructive~~. ~~Verify~~ ROOTFS ~~and its~~ mount ~~before running~~.		# crearea unei variabile către calea partiției rootfs
			ROOTFS=/media/tom/54a95f60-3e6d-4f7d-b87d-2a235883e1ad

			# ATENȚIE: Asta șterge totul. Verifică variabila ROOTFS și mount point înainte de executare.
	sudo find "$ROOTFS" -mindepth 1 -maxdepth 1 \		sudo find "$ROOTFS" -mindepth 1 -maxdepth 1 \
	! -name lost+found -exec rm -rf -- {} +		! -name lost+found -exec rm -rf -- {} +

Crearea unei imagini petalinux

2026-11-05T15:21:29Z

Note privind dezvoltarea și planurile de viitor

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 17:21
Linia 508:		Linia 508:

	[[Category:Tutorial]]		[[Category:Tutorial]]
	[[Category:~~Linux~~]]		[[Category:Petalinux]]
	[[Category:FPGA]]		[[Category:FPGA]]
	[[Category:~~Zynq~~]]		[[Category:Arty Z7-20]]

Copierea unui proiect vivado prin Tcl

2026-11-05T15:20:41Z

Referință

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 17:20
Linia 115:		Linia 115:

	* [https://github.com/Xilinx/Vivado-Design-Tutorials/blob/2025.2/Versal/Boot_and_Config/Segmented_Configuration/README.md Tutorial AMD Vivado: crearea unor variante pornind de la un proiect de referință, folosind save_project_as]. Exemplul din sursă utilizează platforma Versal și documentează metoda generală de copiere a proiectului; configurația hardware Arty Z7 este cea descrisă în prezentul tutorial.		* [https://github.com/Xilinx/Vivado-Design-Tutorials/blob/2025.2/Versal/Boot_and_Config/Segmented_Configuration/README.md Tutorial AMD Vivado: crearea unor variante pornind de la un proiect de referință, folosind save_project_as]. Exemplul din sursă utilizează platforma Versal și documentează metoda generală de copiere a proiectului; configurația hardware Arty Z7 este cea descrisă în prezentul tutorial.

			[[category:Tutorial]]
			[[category:Tcl]]
			[[category:FPGA]]
			[[category:Vivado]]

Proiecte FPGA pentru radioamatori

2026-11-05T15:19:09Z

Extensii posibile

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 17:19
Linia 231:		Linia 231:
	* Receptor SDR complet		* Receptor SDR complet
	* Analizor de spectru RF		* Analizor de spectru RF

			[[category:FPGA]]
			[[category:radioamatorism]]

Ce este conceptul de "hardware lichid"

2026-11-05T15:18:31Z

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 17:18
Linia 8:		Linia 8:

	În esență, ''„hardware-ul lichid”'' îmbină flexibilitatea software-ului cu performanța hardware-ului dedicat, permițând crearea unor dispozitive care „arată ca un circuit integrat personalizat”, dar care pot fi reprogramate oricând pentru noi sarcini.		În esență, ''„hardware-ul lichid”'' îmbină flexibilitatea software-ului cu performanța hardware-ului dedicat, permițând crearea unor dispozitive care „arată ca un circuit integrat personalizat”, dar care pot fi reprogramate oricând pentru noi sarcini.

			[[category:FPGA]]

Bazele arhitecturii FPGA pentru începători

2026-11-05T15:18:03Z

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 17:18
Linia 21:		Linia 21:
	În timp ce un microprocesor are câteva „unități de calcul” care fac lucrurile pe rând, un FPGA poate avea mii de unități (MAC - Multiply-Accumulate) care lucrează simultan. De exemplu, în procesarea semnalelor radio, un FPGA poate efectua miliarde de operații pe secundă, depășind de multe ori performanța unui procesor clasic.		În timp ce un microprocesor are câteva „unități de calcul” care fac lucrurile pe rând, un FPGA poate avea mii de unități (MAC - Multiply-Accumulate) care lucrează simultan. De exemplu, în procesarea semnalelor radio, un FPGA poate efectua miliarde de operații pe secundă, depășind de multe ori performanța unui procesor clasic.
	Pentru început, plăci precum Digilent Basys 3 sau Cora Z7 sunt ideale, deoarece sunt proiectate special pentru a învăța fundamentele logicii digitale și ale sistemelor încorporate.		Pentru început, plăci precum Digilent Basys 3 sau Cora Z7 sunt ideale, deoarece sunt proiectate special pentru a învăța fundamentele logicii digitale și ale sistemelor încorporate.

			[[category:FPGA]]

Comparație între diverse plăci de dezvoltare cu FPGA

2026-11-05T15:17:17Z

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 17:17
Linia 239:		Linia 239:
	* All Lattice boards support open-source tools (IceStorm/Trellis)		* All Lattice boards support open-source tools (IceStorm/Trellis)
	* Terasic/Digilent use vendor tools (Intel Quartus, AMD Vivado)		* Terasic/Digilent use vendor tools (Intel Quartus, AMD Vivado)

			[[category:FPGA]]
			[[category:DE-10 Lite]]
			[[category:Arty Z7-20]]

Montare rapidă a card-ului SD pentru imaginea petalinux

2026-11-05T15:10:39Z

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 17:10
Linia 45:		Linia 45:

	[[category:FPGA]]		[[category:FPGA]]
	[[category:Arty-Z7-20]]		[[category:Arty Z7-20]]
	[[category:Petalinux]]		[[category:Petalinux]]

Digilent Arty Z7

2026-11-05T15:09:55Z

Documentație

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 17:09
Linia 16:		Linia 16:

	[[category:FPGA]]		[[category:FPGA]]
	[[category:Arty-Z7-20]]		[[category:Arty Z7-20]]

Digilent Arty A7-100T vs Arty Z7

2026-11-05T15:09:39Z

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 17:09
Linia 193:		Linia 193:
	\| Arty Z7-20 \|\| Embedded Linux + hardware acceleration		\| Arty Z7-20 \|\| Embedded Linux + hardware acceleration
	\|}		\|}

			[[category:FPGA]]
			[[category:Arty Z7-20]]

Digilent Arty Z7

2026-11-05T15:08:46Z

Documentație

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 17:08
(Nu s-au afișat 3 versiuni intermediare efectuate de același utilizator)
Linia 12:		Linia 12:

	==Documentație==		==Documentație==
			* [[Comparație între diverse plăci de dezvoltare cu FPGA\|Comparație între diverse plăci de dezvoltare cu FPGA]]
	* [[Digilent Arty A7-100T vs Arty Z7 (Zynq-7000 Z7020)\|Comparație între Digilent Arty A7-100T și Arty Z7 (Zynq-7000 Z7020)]]		* [[Digilent Arty A7-100T vs Arty Z7 (Zynq-7000 Z7020)\|Comparație între Digilent Arty A7-100T și Arty Z7 (Zynq-7000 Z7020)]]

			[[category:FPGA]]
			[[category:Arty-Z7-20]]

Build Petalinux

2026-11-05T15:06:56Z

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 17:06
Linia 19:		Linia 19:
	--rootfs-file images/linux/rootfs.tar.gz		--rootfs-file images/linux/rootfs.tar.gz
	</syntaxhighlight>		</syntaxhighlight>

			[[category:FPGA]]
			[[category:Petalinux]]

Montare rapidă a card-ului SD pentru imaginea petalinux

2026-11-05T14:59:31Z

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 16:59
Linia 41:		Linia 41:
	mmcblk0p2 4G ext4 /media/tom/54a95f60-3e6d-4f7d-b87d-2a235883e1ad		mmcblk0p2 4G ext4 /media/tom/54a95f60-3e6d-4f7d-b87d-2a235883e1ad
	</syntaxhighlight>		</syntaxhighlight>

			Vezi și [[Extragerea unei partiții rootfs din imaginea petalinux]].

	[[category:FPGA]]		[[category:FPGA]]
	[[category:Arty-Z7-20]]		[[category:Arty-Z7-20]]
	[[category:Petalinux]]		[[category:Petalinux]]

Montare rapidă a card-ului SD pentru imaginea petalinux

2026-11-05T14:58:18Z

Pagină nouă: Pentru montarea rapidă în <code>/media/user</code> se folosește: După introducerea card-ului în Ubuntu: <syntaxhighlight lang="zsh"> lsblk -o NAME,SIZE,FSTYPE,LABEL,MOUNTPOINTS </syntaxhighlight> Care va afișa: <syntaxhighlight lang="console"> ... / mmcblk0 29.7G ├─mmcblk0p1 2G vfat boot /media/tom/boot └─mmcblk0p2 4G ext4 /media/tom/uuid </syntaxhighlight> Unde uuid este un șir unic pentru uuid-ul s...

Pagină nouă

Pentru montarea rapidă în <code>/media/user</code> se folosește:

După introducerea card-ului în Ubuntu:

<syntaxhighlight lang="zsh">
lsblk -o NAME,SIZE,FSTYPE,LABEL,MOUNTPOINTS
</syntaxhighlight>

Care va afișa:

<syntaxhighlight lang="console">
... /
mmcblk0 29.7G
├─mmcblk0p1 2G vfat boot /media/tom/boot
└─mmcblk0p2 4G ext4 /media/tom/uuid
</syntaxhighlight>
Unde uuid este un șir unic pentru uuid-ul sistemului de fișiere (''filesystem uuid'').

Apoi pentru montare:

<syntaxhighlight lang="zsh">
udisksctl mount -b /dev/mmcblk0p1
udisksctl mount -b /dev/mmcblk0p2
</syntaxhighlight>

Care se va verifica cu:

<syntaxhighlight lang="zsh">
lsblk -o NAME,SIZE,FSTYPE,LABEL,MOUNTPOINTS /dev/mmcblk*
</syntaxhighlight>

Ce va afișa:

<syntaxhighlight lang="console">
tom@tom-ThinkPad-T560:~/petalinux/arty-z7-iq$ lsblk -o NAME,SIZE,FSTYPE,LABEL,MOUNTPOINTS /dev/mmcblk*
NAME SIZE FSTYPE LABEL MOUNTPOINTS
mmcblk0 29.7G
├─mmcblk0p1 2G vfat boot /media/tom/boot
└─mmcblk0p2 4G ext4 /media/tom/54a95f60-3e6d-4f7d-b87d-2a235883e1ad
mmcblk0p1 2G vfat boot /media/tom/boot
mmcblk0p2 4G ext4 /media/tom/54a95f60-3e6d-4f7d-b87d-2a235883e1ad
</syntaxhighlight>

[[category:FPGA]]
[[category:Arty-Z7-20]]
[[category:Petalinux]]

Despre FPGA-uri

2026-11-05T14:47:08Z

Utile

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 16:47
Linia 28:		Linia 28:
	==Utile==		==Utile==
	* [[Extragerea unei partiții rootfs din imaginea petalinux]]		* [[Extragerea unei partiții rootfs din imaginea petalinux]]
			* [[Montare rapidă a card-ului SD pentru imaginea petalinux]]

	==Exemple==		==Exemple==

Extragerea unei partiții rootfs din imaginea petalinux

2026-11-05T14:46:03Z

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 16:46
(Nu s-a afișat o versiune intermediară efectuată de același utilizator)
Linia 9:		Linia 9:

	<syntaxhighlight lang="zsh">		<syntaxhighlight lang="zsh">
			# Calea către proiect
	cd ~/petalinux/arty-z7-iq		cd ~/petalinux/arty-z7-iq

Linia 17:		Linia 18:
	</syntaxhighlight>		</syntaxhighlight>

	[[category::FPGA]]		[[category:FPGA]]
	[[category::Petalinux]]		[[category:Petalinux]]

Extragerea unei partiții rootfs din imaginea petalinux

2026-11-05T14:38:21Z

Pagină nouă: După compilarea unui proiect petalinux, pentru extragerea unei partiții rootfs se utilizează <syntaxhighlight lang="zsh"> # WARNING: Destructive. Verify ROOTFS and its mount before running. sudo find "$ROOTFS" -mindepth 1 -maxdepth 1 \ ! -name lost+found -exec rm -rf -- {} + </syntaxhighlight> Apoi <syntaxhighlight lang="zsh"> cd ~/petalinux/arty-z7-iq sudo tar --numeric-owner -xzpf images/linux/rootfs.tar.gz \ -C "$ROOTFS" sync </syntaxhighlight> category::...

Pagină nouă

După compilarea unui proiect petalinux, pentru extragerea unei partiții rootfs se utilizează
<syntaxhighlight lang="zsh">
# WARNING: Destructive. Verify ROOTFS and its mount before running.
sudo find "$ROOTFS" -mindepth 1 -maxdepth 1 \
! -name lost+found -exec rm -rf -- {} +
</syntaxhighlight>

Apoi

<syntaxhighlight lang="zsh">
cd ~/petalinux/arty-z7-iq

sudo tar --numeric-owner -xzpf images/linux/rootfs.tar.gz \
-C "$ROOTFS"

sync
</syntaxhighlight>

[[category::FPGA]]
[[category::Petalinux]]

Despre FPGA-uri

2026-11-05T14:36:15Z

Utile

← Versiunea anterioară		Versiunea de la data 5 noiembrie 2026 16:36
(Nu s-au afișat 2 versiuni intermediare efectuate de același utilizator)
Linia 25:		Linia 25:
	* [[Ce este conceptul de "hardware lichid"\|Ce face conceptul de „hardware lichid” atât de special?]]		* [[Ce este conceptul de "hardware lichid"\|Ce face conceptul de „hardware lichid” atât de special?]]
	* [[Proiecte FPGA pentru radioamatori]]		* [[Proiecte FPGA pentru radioamatori]]

			==Utile==
			* [[Extragerea unei partiții rootfs din imaginea petalinux]]

	==Exemple==		==Exemple==
Linia 48:		Linia 51:
	* [https://www.radioamator.ro/articole/view.php?id=1404 Despre FPGA-uri și radioamatorism - partea a II-a]		* [https://www.radioamator.ro/articole/view.php?id=1404 Despre FPGA-uri și radioamatorism - partea a II-a]

	~~[[Category:Tutorial]]~~
	~~[[Category:Linux]]~~
	[[Category:FPGA]]		[[Category:FPGA]]
	~~[[Category:Zynq]]~~

Interfața Tcl în Vivado

2026-11-04T21:33:55Z

Referințe

← Versiunea anterioară		Versiunea de la data 4 noiembrie 2026 23:33
Linia 1.322:		Linia 1.322:
	* [https://docs.amd.com/r/2024.1-English/ug895-vivado-system-level-design-entry AMD Vivado Design Suite User Guide: System-Level Design Entry (UG895)]		* [https://docs.amd.com/r/2024.1-English/ug895-vivado-system-level-design-entry AMD Vivado Design Suite User Guide: System-Level Design Entry (UG895)]
	* [https://digilent.com/reference/programmable-logic/arty-z7/start Digilent Arty Z7 — Documentation]		* [https://digilent.com/reference/programmable-logic/arty-z7/start Digilent Arty Z7 — Documentation]

			[[Category:Tcl]]
			[[Category:FPGA]]
			[[Category:Vivado]]

Comenzi TCL în Vivado

2026-11-04T21:32:20Z

Link-uri externe

← Versiunea anterioară		Versiunea de la data 4 noiembrie 2026 23:32
Linia 234:		Linia 234:
	=Link-uri externe=		=Link-uri externe=
	* [https://docs.amd.com/r/2025.2-English/ug1144-petalinux-tools-reference-guide/Building-a-System-Image PetaLinux Tools Documentation: Reference Guide (UG1144)]		* [https://docs.amd.com/r/2025.2-English/ug1144-petalinux-tools-reference-guide/Building-a-System-Image PetaLinux Tools Documentation: Reference Guide (UG1144)]

			[[Category:Tcl]]
			[[Category:FPGA]]
			[[Category:Vivado]]

FPGA Toolchains — Suite de dezvoltare: TerosHDL

2026-11-04T21:31:15Z

Comenzi compilare și simulare

← Versiunea anterioară		Versiunea de la data 4 noiembrie 2026 23:31
Linia 110:		Linia 110:
	surfer logic_gates.vcd		surfer logic_gates.vcd
	</syntaxhighlight>		</syntaxhighlight>

			[[Category:Tutorial]]
			[[Category:FPGA]]
			[[Category:TerosHDL]]
			[[Category:Visual Studio Code]]

Despre FPGA-uri

2026-11-04T21:30:11Z

← Versiunea anterioară		Versiunea de la data 4 noiembrie 2026 23:30
Linia 47:		Linia 47:
	* [https://www.radioamator.ro/articole/view.php?id=1397 Despre FPGA-uri și radioamatorism - partea I]		* [https://www.radioamator.ro/articole/view.php?id=1397 Despre FPGA-uri și radioamatorism - partea I]
	* [https://www.radioamator.ro/articole/view.php?id=1404 Despre FPGA-uri și radioamatorism - partea a II-a]		* [https://www.radioamator.ro/articole/view.php?id=1404 Despre FPGA-uri și radioamatorism - partea a II-a]

			[[Category:Tutorial]]
			[[Category:Linux]]
			[[Category:FPGA]]
			[[Category:Zynq]]

Crearea unei imagini petalinux

2026-11-04T21:29:40Z

Partea B — Crearea design-ului hardware (fișierul XSA)

Afișare diferențe

Crearea unei imagini petalinux

2026-11-04T20:59:23Z

Pagină nouă: Înainte de orice build trebuie setat parametrul <code>kernel.apparmor_restrict_unprivileged_userns</code> pentru a permite utilizarea ''namespace''-urilor utilizator (nu sudo): <syntaxhighlight lang="zsh"> # Allow the user namespaces required by BitBake during the build. sudo sysctl -w kernel.apparmor_restrict_unprivileged_userns=0 # Retry the image build; completed tasks will be reused where possible. petalinux-build # Restore the host restriction after the build comma...

Pagină nouă

Înainte de orice build trebuie setat parametrul <code>kernel.apparmor_restrict_unprivileged_userns</code> pentru a permite utilizarea ''namespace''-urilor utilizator (nu sudo):

<syntaxhighlight lang="zsh">
# Allow the user namespaces required by BitBake during the build.
sudo sysctl -w kernel.apparmor_restrict_unprivileged_userns=0

# Retry the image build; completed tasks will be reused where possible.
petalinux-build

# Restore the host restriction after the build command finishes.
sudo sysctl -w kernel.apparmor_restrict_unprivileged_userns=1
</syntaxhighlight>

Despre FPGA-uri

2026-11-04T20:56:55Z

Tutoriale

← Versiunea anterioară		Versiunea de la data 4 noiembrie 2026 22:56
Linia 16:		Linia 16:
	* [[Interfața Tcl în Vivado]] — Un tutorial tehnic, cu exemple Tcl executabile în Vivado și un studiu de caz pentru Arty Z7-20. Comenzile de interogare, modificarea proprietăților, constrângerile XDC și automatizarea fluxului de implementare sunt separate. Sintaxa e verificată în documentația AMD, în special acolo unde diferă între obiectele proiectului și obiectele designului.		* [[Interfața Tcl în Vivado]] — Un tutorial tehnic, cu exemple Tcl executabile în Vivado și un studiu de caz pentru Arty Z7-20. Comenzile de interogare, modificarea proprietăților, constrângerile XDC și automatizarea fluxului de implementare sunt separate. Sintaxa e verificată în documentația AMD, în special acolo unde diferă între obiectele proiectului și obiectele designului.
	* [[Copierea unui proiect vivado prin Tcl]]		* [[Copierea unui proiect vivado prin Tcl]]
			* [[Crearea unei imagini petalinux]]

	==Documentație==		==Documentație==

Copierea unui proiect vivado prin Tcl

2026-11-03T22:59:57Z

De ce copiem proiectul?

← Versiunea anterioară		Versiunea de la data 4 noiembrie 2026 00:59
(Nu s-au afișat 2 versiuni intermediare efectuate de același utilizator)
Linia 1:		Linia 1:
	= Copierea unui proiect Vivado pentru un experiment nou =		= Copierea unui proiect Vivado pentru un experiment nou =

	Acest tutorial prezintă crearea unei copii cu un nume diferit a unui proiect Vivado funcțional, păstrând originalul ca punct de referință. În exemplu, proiectul unui oscilator NCO pe Arty Z7 este copiat pentru dezvoltarea unui sistem de procesare I/Q cu date primite prin Ethernet.		Acest tutorial prezintă crearea unei copii cu un nume diferit a unui proiect Vivado funcțional, păstrând originalul ca punct de referință. În exemplu, proiectul unui oscilator NCO pe Arty Z7 este copiat pentru dezvoltarea unui sistem de procesare I/Q cu date primite prin Ethernet. Am vrut să păstrez versiunea existentă a proiectului NCO fără a-i mai aduce modificări suplimentare, astfel că o copie sub un nume nou a fost soluția cea mai evidentă.

	== Configurația utilizată ==		== Configurația utilizată ==
Linia 16:		Linia 16:
	== De ce copiem proiectul? ==		== De ce copiem proiectul? ==

	Proiectul existent conține deja sistemul de procesare Zynq configurat, infrastructura AXI, modulul GPIO pentru ~~cuvântul~~ de acord, oscilatorul NCO, logica de generare a ~~sinusului~~ prin ~~tabel~~ și analizorul logic integrat ILA. Copierea evită reconstruirea acestor blocuri și a conexiunilor dintre ele.		Proiectul existent conține deja sistemul de procesare Zynq configurat, infrastructura AXI, modulul GPIO pentru octetul de acord al frecvenței, oscilatorul NCO, logica de generare a undei sinusoidale prin LUT și analizorul logic integrat ILA. Copierea evită reconstruirea acestor blocuri și a conexiunilor dintre ele.

	Vivado oferă comanda <code>save_project_as</code> pentru salvarea unui proiect cu un nume nou, într-o locație nouă. Verificarea căilor surselor este importantă deoarece un proiect poate utiliza și fișiere aflate în afara propriului director.		Vivado oferă comanda <code>save_project_as</code> pentru salvarea unui proiect cu un nume nou, într-o locație nouă. Verificarea căilor surselor este importantă deoarece un proiect poate utiliza și fișiere aflate în afara propriului director.

Copierea unui proiect vivado prin Tcl

2026-11-03T22:54:03Z

Pagină nouă: = Copierea unui proiect Vivado pentru un experiment nou = Acest tutorial prezintă crearea unei copii cu un nume diferit a unui proiect Vivado funcțional, păstrând originalul ca punct de referință. În exemplu, proiectul unui oscilator NCO pe Arty Z7 este copiat pentru dezvoltarea unui sistem de procesare I/Q cu date primite prin Ethernet. == Configurația utilizată == * Sistem de operare: Windows 11. * Mediu de dezvoltare: Vivado 2025.2. * Placă: Digilent Arty Z7-2...

Pagină nouă

= Copierea unui proiect Vivado pentru un experiment nou =

Acest tutorial prezintă crearea unei copii cu un nume diferit a unui proiect Vivado funcțional, păstrând originalul ca punct de referință. În exemplu, proiectul unui oscilator NCO pe Arty Z7 este copiat pentru dezvoltarea unui sistem de procesare I/Q cu date primite prin Ethernet.

== Configurația utilizată ==

* Sistem de operare: Windows 11.
* Mediu de dezvoltare: Vivado 2025.2.
* Placă: Digilent Arty Z7-20.
* Circuit: <code>xc7z020clg400-1</code>.
* Proiect original: <code>arty_z7_nco</code>.
* Proiect nou: <code>arty_z7_iq</code>.

Lista de surse din această sesiune a confirmat că toate cele 163 de căi afișate pentru fișierele HDL, de constrângeri și de diagramă bloc se aflau în directorul noului proiect. Proiectul copiat nu a fost încă recompilat sau testat pe placă.

== De ce copiem proiectul? ==

Proiectul existent conține deja sistemul de procesare Zynq configurat, infrastructura AXI, modulul GPIO pentru cuvântul de acord, oscilatorul NCO, logica de generare a sinusului prin tabel și analizorul logic integrat ILA. Copierea evită reconstruirea acestor blocuri și a conexiunilor dintre ele.

Vivado oferă comanda <code>save_project_as</code> pentru salvarea unui proiect cu un nume nou, într-o locație nouă. Verificarea căilor surselor este importantă deoarece un proiect poate utiliza și fișiere aflate în afara propriului director.

== Pregătirea proiectului original ==

# Deschide proiectul funcțional <code>arty_z7_nco</code>.
# Salvează toate fișierele HDL modificate și diagrama bloc.
# Așteaptă finalizarea eventualelor operații de sinteză sau implementare.
# Deschide '''Tcl Console''' în Vivado.

Comenzile de mai jos se execută în Vivado, nu în Windows PowerShell.

== Crearea copiei ==

În acest exemplu, directorul de destinație se află la același nivel cu directorul proiectului original. Adaptează căile dacă proiectele tale sunt stocate în altă parte.

<syntaxhighlight lang="tcl">
# Alegem numele noului proiect și un director de destinație separat.
set new_name arty_z7_iq
set new_dir {C:/Users/mianc/Documents/03-Programare/Vivado/arty_z7_iq}

# Oprim operația dacă destinația există deja, pentru a evita suprascrierea.
if {[file exists $new_dir]} {
error "Directorul de destinatie exista deja: $new_dir"
}

# Copiem proiectul deschis, folosind noul nume.
save_project_as $new_name $new_dir

# Confirmăm numele și directorul proiectului activ.
puts "Proiect activ: [current_project]"
puts "Directorul proiectului: [get_property DIRECTORY [current_project]]"
</syntaxhighlight>

Rezultatul așteptat pentru identificarea proiectului:

<pre>
Proiect activ: arty_z7_iq
Directorul proiectului: C:/Users/mianc/Documents/03-Programare/Vivado/arty_z7_iq
</pre>

Dacă destinația există deja, oprește-te și verifică ce conține. Alege un alt director neutilizat pentru a păstra experimentele anterioare. Dacă execuți comenzile individual în consolă, nu continua după apariția unei erori.

== Verificarea căilor fișierelor sursă ==

Înainte de a modifica proiectul copiat, afișează fișierele pe care acesta le utilizează:

<syntaxhighlight lang="tcl">
# Afișăm fișierele HDL, de constrângeri și de diagramă bloc din proiect.
foreach f [get_files -all] {
if {[string tolower [file extension $f]] in {.v .sv .vhd .vhdl .xdc .bd}} {
puts $f
}
}
</syntaxhighlight>

În acest experiment, principalele surse copiate au fost:

<pre>
arty_z7_iq/arty_z7_iq.srcs/sources_1/new/nco_phase.v
arty_z7_iq/arty_z7_iq.srcs/sources_1/new/nco_sine_lut.v
arty_z7_iq/arty_z7_iq.srcs/sources_1/bd/nco_design/nco_design.bd
arty_z7_iq/arty_z7_iq.srcs/sim_1/new/tb_nco_phase.v
</pre>

Fișierele HDL generate, constrângerile blocurilor IP și modulul HDL de nivel superior generat și gestionat de Vivado, numit ''wrapper'', aveau, de asemenea, căi în interiorul directorului <code>arty_z7_iq</code>.

Dacă o cale indică proiectul original sau un alt director partajat, verific-o înainte de a edita fișierul. Schimbarea numelui proiectului nu garantează copierea tuturor dependențelor externe. Dacă proiectul utilizează fișiere de date pentru tabele, depozite IP proprii sau căi absolute în codul HDL, verifică-le separat. Lista filtrată după extensii de mai sus nu acoperă toate aceste situații.

== Denumiri care pot rămâne neschimbate ==

Noul proiect se numește <code>arty_z7_iq</code>, însă diagrama bloc existentă poate păstra numele <code>nco_design</code>. Modulele HDL, precum <code>nco_phase</code> și <code>nco_sine_lut</code>, își pot păstra și ele numele.

Nu este necesară redenumirea fiecărui obiect intern pentru a corespunde numelui proiectului.

== Mesaje observate în timpul copierii ==

Vivado a afișat avertismente conform cărora interfața de ceas <code>clk</code>, identificată automat, nu avea o interfață de magistrală asociată și nici parametrul <code>FREQ_HZ</code>. Aceste mesaje nu au împiedicat copierea. Ele privesc metadatele interfeței și trebuie analizate la validarea proiectului în curs de dezvoltare; nu demonstrează existența unei încălcări a constrângerilor de temporizare.

== Continuarea dezvoltării ==

# Confirmă că proiectul activ este <code>arty_z7_iq</code> înainte de a face modificări.
# Deschide fișierul <code>nco_design.bd</code> din copie și verifică legăturile existente.
# Adaugă și simulează treptat noile blocuri de procesare I/Q.
# Validează diagrama bloc, refă sinteza și implementarea, apoi verifică temporizarea după modificări.
# Exportă un fișier XSA nou când configurația hardware este pregătită pentru integrarea cu Linux.

Proiectul original <code>arty_z7_nco</code> rămâne referința funcțională. Păstrează noul fișier XSA și fișierele de pornire rezultate în locații clar separate de cele originale.

== PetaLinux este un proiect separat ==

Această procedură copiază doar proiectul hardware Vivado. Proiectul PetaLinux de pe Ubuntu, configurația sa de rețea, aplicațiile C și conținutul cardului SD se gestionează separat.

Înainte de a importa configurația hardware modificată, creează un proiect PetaLinux separat sau o copie adecvată a configurației și a rețetelor proprii. O copie simplă a directorului de compilare Yocto nu este neapărat portabilă, deoarece fișierele generate pot conține căi absolute. Păstrează imaginea funcțională și fișierele sale de pornire ca referință.

== Referință ==

* [https://github.com/Xilinx/Vivado-Design-Tutorials/blob/2025.2/Versal/Boot_and_Config/Segmented_Configuration/README.md Tutorial AMD Vivado: crearea unor variante pornind de la un proiect de referință, folosind save_project_as]. Exemplul din sursă utilizează platforma Versal și documentează metoda generală de copiere a proiectului; configurația hardware Arty Z7 este cea descrisă în prezentul tutorial.

Despre FPGA-uri

2026-11-03T22:53:39Z

Tutoriale

← Versiunea anterioară		Versiunea de la data 4 noiembrie 2026 00:53
(Nu s-au afișat 6 versiuni intermediare efectuate de același utilizator)
Linia 9:		Linia 9:
	Aceste pagini reprezintă o colecție de informații obținute din diverse experimente personale. Deoarece volumul de informații a crescut, pe 1 noiembrie 2026 le-am organizat mai structurat, pe domenii de experimente.		Aceste pagini reprezintă o colecție de informații obținute din diverse experimente personale. Deoarece volumul de informații a crescut, pe 1 noiembrie 2026 le-am organizat mai structurat, pe domenii de experimente.

	==~~Link-uri interne~~==		==Tutoriale==
	* [[FPGA Toolchains — Suite de dezvoltare: TerosHDL\|Toolchains — Suite de dezvoltare FPGA]] - în aceste pagini sunt informații despre diverse suite de dezvoltare care pot fi utilizate pe diverse platforme. Aici se găsesc și informații despre setarea mediului TerosHDL pentru dezvoltare HDL pe Mac.		Documente complete și consistente despre diverse subiecte, orientate strict către activitea practică.
	* [[Comenzi TCL în Vivado]]
	* [[Interfața Tcl în Vivado]]		* [[FPGA Toolchains — Suite de dezvoltare: TerosHDL\|Toolchains — Suite de dezvoltare FPGA]] — în aceste pagini sunt informații despre diverse suite de dezvoltare care pot fi utilizate pe diverse platforme. Aici se găsesc și informații despre setarea mediului TerosHDL pentru dezvoltare HDL pe Mac.
	* [[~~Despre Arty Z7~~]] ~~— Am achiziționat această placă pentru experimente HDL pe platforme Xilinx. Aici sunt informații despre ea.~~		* [[Comenzi TCL în Vivado]] — Informații despre documentația oficială AMD foarte detaliată pentru comenzile Tcl utilizate în Vivado Design Suite. Aceasta acoperă atât comenzile individuale, cât și programarea scripturilor pentru automatizarea proiectelor FPGA.
			* [[Interfața Tcl în Vivado]] — Un tutorial tehnic, cu exemple Tcl executabile în Vivado și un studiu de caz pentru Arty Z7-20. Comenzile de interogare, modificarea proprietăților, constrângerile XDC și automatizarea fluxului de implementare sunt separate. Sintaxa e verificată în documentația AMD, în special acolo unde diferă între obiectele proiectului și obiectele designului.
			* [[Copierea unui proiect vivado prin Tcl]]

	==Documentație==		==Documentație==
			Informații disparate, fragmentate, adunate din diverse surse și nestructurate. E o colecție de informații realizată drept ''aide mémoire'', ca să-mi amintesc anumite noțiuni.
	* [[Comparație între diverse plăci de dezvoltare cu FPGA\|Comparație între diverse plăci de dezvoltare cu FPGA]]		* [[Comparație între diverse plăci de dezvoltare cu FPGA\|Comparație între diverse plăci de dezvoltare cu FPGA]]
	* [[Digilent Arty A7-100T vs Arty Z7 (Zynq-7000 Z7020)\|Comparație între Digilent Arty A7-100T și Arty Z7 (Zynq-7000 Z7020)]]		* [[Digilent Arty A7-100T vs Arty Z7 (Zynq-7000 Z7020)\|Comparație între Digilent Arty A7-100T și Arty Z7 (Zynq-7000 Z7020)]]

Interfața Tcl în Vivado

2026-11-03T21:23:45Z

Afișare diferențe

Interfața Tcl în Vivado

2026-11-03T20:06:33Z

Pagină nouă: = Interfața Tcl în AMD Vivado: obiecte, proprietăți și automatizarea proiectelor FPGA = == 1. Introducere == '''AMD Vivado Design Suite''' este mediul de dezvoltare utilizat pentru proiectarea, sinteza, implementarea și configurarea circuitelor FPGA și a dispozitivelor adaptive SoC din familiile acceptate de Vivado. Deși Vivado oferă o interfață grafică (GUI), o mare parte a funcționalității sale este accesibilă prin intermediul interpretorului '''Tcl (Too...

Afișare diferențe

Despre FPGA-uri

2026-11-03T20:06:13Z

Link-uri interne

← Versiunea anterioară		Versiunea de la data 3 noiembrie 2026 22:06
Linia 12:		Linia 12:
	* [[FPGA Toolchains — Suite de dezvoltare: TerosHDL\|Toolchains — Suite de dezvoltare FPGA]] - în aceste pagini sunt informații despre diverse suite de dezvoltare care pot fi utilizate pe diverse platforme. Aici se găsesc și informații despre setarea mediului TerosHDL pentru dezvoltare HDL pe Mac.		* [[FPGA Toolchains — Suite de dezvoltare: TerosHDL\|Toolchains — Suite de dezvoltare FPGA]] - în aceste pagini sunt informații despre diverse suite de dezvoltare care pot fi utilizate pe diverse platforme. Aici se găsesc și informații despre setarea mediului TerosHDL pentru dezvoltare HDL pe Mac.
	* [[Comenzi TCL în Vivado]]		* [[Comenzi TCL în Vivado]]
			* [[Interfața Tcl în Vivado]]
	* [[Despre Arty Z7]] — Am achiziționat această placă pentru experimente HDL pe platforme Xilinx. Aici sunt informații despre ea.		* [[Despre Arty Z7]] — Am achiziționat această placă pentru experimente HDL pe platforme Xilinx. Aici sunt informații despre ea.

Comenzi TCL în Vivado

2026-11-03T19:27:03Z

← Versiunea anterioară		Versiunea de la data 3 noiembrie 2026 21:27
Linia 23:		Linia 23:
	De exemplu, pentru a obține informații despre FPGA-ul XC7Z020 de pe placa Digilent Arty Z7-20:		De exemplu, pentru a obține informații despre FPGA-ul XC7Z020 de pe placa Digilent Arty Z7-20:

	<syntaxhighlight lang="~~zsh~~">		<syntaxhighlight lang="tcl">
	# Identificarea variantelor disponibile ale dispozitivului		# Identificarea variantelor disponibile ale dispozitivului
	get_parts xc7z020*		get_parts xc7z020*
Linia 41:		Linia 41:
	De exemplu, putem interoga proiectul curent:		De exemplu, putem interoga proiectul curent:

	<syntaxhighlight lang="~~zsh~~">		<syntaxhighlight lang="tcl">
	# Obținerea obiectului corespunzător proiectului		# Obținerea obiectului corespunzător proiectului
	set proiect [current_project]		set proiect [current_project]
Linia 55:		Linia 55:

	Aceste obiecte au proprietăți care pot fi interogate folosind:		Aceste obiecte au proprietăți care pot fi interogate folosind:
	<syntaxhighlight lang="~~zsh~~">		<syntaxhighlight lang="tcl">
	# Afișarea proprietăților obiectului		# Afișarea proprietăților obiectului
	report_property $obiect		report_property $obiect
Linia 71:		Linia 71:
	De exemplu, pentru identificarea frecvenței unui ceas definit în proiect:		De exemplu, pentru identificarea frecvenței unui ceas definit în proiect:

	<syntaxhighlight lang="~~zsh~~">		<syntaxhighlight lang="tcl">
	# Enumerarea ceasurilor existente		# Enumerarea ceasurilor existente
	get_clocks		get_clocks
Linia 86:		Linia 86:
	Vivado include un sistem de asistență care permite consultarea comenzilor fără deschiderea manualelor. Pentru afișarea informațiilor despre o comandă:		Vivado include un sistem de asistență care permite consultarea comenzilor fără deschiderea manualelor. Pentru afișarea informațiilor despre o comandă:

	<syntaxhighlight lang="~~zsh~~">		<syntaxhighlight lang="tcl">
	help get_parts		help get_parts
	help report_property		help report_property
Linia 94:		Linia 94:
	Pentru afișarea sintaxei și a argumentelor acceptate:		Pentru afișarea sintaxei și a argumentelor acceptate:

	<syntaxhighlight lang="~~zsh~~">		<syntaxhighlight lang="tcl">
	get_parts -help		get_parts -help
	report_property -help		report_property -help
Linia 101:		Linia 101:
	Pentru afișarea comenzilor de ajutor disponibile:		Pentru afișarea comenzilor de ajutor disponibile:

	<syntaxhighlight lang="~~zsh~~">		<syntaxhighlight lang="tcl">
	help		help
	</syntaxhighlight>		</syntaxhighlight>
Linia 180:		Linia 180:
	Comanda este:		Comanda este:

	<syntaxhighlight lang="~~zsh~~">		<syntaxhighlight lang="tcl">
	write_project_tcl -force proiect_arty.tcl		write_project_tcl -force proiect_arty.tcl
	</syntaxhighlight>		</syntaxhighlight>