Contribuțiile utilizatorului Yo3iti

25 iulie 2026

• 21:0625 iulie 2026 21:06 dif ist +11 Proiecte Fără descriere a modificării actuală

20 iunie 2026

• 01:0620 iunie 2026 01:06 dif ist +1 Despre FPGA-uri →Link-uri externe actuală
• 01:0620 iunie 2026 01:06 dif ist +300 Despre FPGA-uri Fără descriere a modificării
• 00:5220 iunie 2026 00:52 dif ist +30 STM32 Fără descriere a modificării actuală
• 00:5220 iunie 2026 00:52 dif ist +15 N STM32 Pagină nouă: Proiecte cu STM
• 00:5120 iunie 2026 00:51 dif ist +42 MSP430 Fără descriere a modificării actuală
• 00:5020 iunie 2026 00:50 dif ist +97 MSP430 Fără descriere a modificării
• 00:5020 iunie 2026 00:50 dif ist −15 MediaWiki:Sidebar Fără descriere a modificării actuală Etichetă: Anulare manuală

19 iunie 2026

• 20:5419 iunie 2026 20:54 dif ist +4 N MSP430 Pagină nouă: test
• 20:5119 iunie 2026 20:51 dif ist +15 MediaWiki:Sidebar Fără descriere a modificării Etichetă: Revenit
• 19:5119 iunie 2026 19:51 dif ist −24 Benzile radio pentru radioamatori - IARU 1 Fără descriere a modificării actuală Etichetă: Anulare manuală
• 19:5119 iunie 2026 19:51 dif ist +24 Benzile radio pentru radioamatori - IARU 1 Fără descriere a modificării Etichetă: Revenit

9 aprilie 2026

• 21:059 aprilie 2026 21:05 dif ist +17 Secțiunea despre SDRPlay Fără descriere a modificării actuală
• 21:059 aprilie 2026 21:05 dif ist −5.460 Script de instalare SDRPlay Fără descriere a modificării actuală
• 21:039 aprilie 2026 21:03 dif ist +96 Script de instalare SDRPlay Fără descriere a modificării
• 21:029 aprilie 2026 21:02 dif ist +115 Script de instalare SDRPlay Fără descriere a modificării
• 21:019 aprilie 2026 21:01 dif ist +6.067 N Script de instalare SDRPlay Pagină nouă: Acest script se găsește și pe github la adresa [https://github.com/yo3iti/Dual-SDR-install.git https://github.com/yo3iti/Dual-SDR-install.git] <syntaxhighlight lang="sh"> #!/bin/bash # install_sdr_fixed.sh - Fixed installation script for Raspberry Pi set -e echo "===== SDR Interface Installation (Fixed) =====" # Check if running as root if [ "$EUID" -eq 0 ]; then echo "WARNING: Don't run as root during build. Run specific commands with sudo." echo "Usage: ./in...
• 20:599 aprilie 2026 20:59 dif ist +12 Secțiunea despre SDRPlay →Generalități

29 martie 2026

• 15:0129 martie 2026 15:01 dif ist +68 SDR Fără descriere a modificării actuală
• 14:5929 martie 2026 14:59 dif ist +27 Secțiunea despre SDRPlay Fără descriere a modificării
• 14:5929 martie 2026 14:59 dif ist +163 N Secțiunea despre SDRPlay Pagină nouă: Pentru utilizarea SDRPlay pe orice platformă, trebuie instalate driverele de pe site-ul oficial [https://www.sdrplay.com/api/ SDRPlay API]. * Script de instalare
• 13:3529 martie 2026 13:35 dif ist +39 N SDR Pagină nouă: __TOC__ * Secțiunea despre SDRPlay
• 13:3429 martie 2026 13:34 dif ist +11 MediaWiki:Sidebar Fără descriere a modificării

27 martie 2026

• 00:3127 martie 2026 00:31 dif ist +6 Deblocare automată la instalarea unei aplicații din Android Studio →Note actuală
• 00:3127 martie 2026 00:31 dif ist +11 Deblocare automată la instalarea unei aplicații din Android Studio Fără descriere a modificării
• 00:3027 martie 2026 00:30 dif ist +421 Deblocare automată la instalarea unei aplicații din Android Studio Fără descriere a modificării
• 00:2427 martie 2026 00:24 dif ist +340 Deblocare automată la instalarea unei aplicații din Android Studio Fără descriere a modificării
• 00:1027 martie 2026 00:10 dif ist +2.851 N Deblocare automată la instalarea unei aplicații din Android Studio Pagină nouă: Pentru a debloca automat un dispozitiv Android atunci când instalezi o aplicație din Android Studio, poți folosi setările native din Developer Options sau poți automatiza procesul prin ADB. ===Metoda nativă: Menținerea ecranului pornit (Recomandat)=== Cea mai simplă soluție este să previi blocarea ecranului în timp ce dispozitivul este conectat la calculator. * Accesează Settings > Developer options. * Activează opțiunea Stay Awake (Ecranul nu se va stinge nicio...

26 martie 2026

• 23:5826 martie 2026 23:58 dif ist +75 Java/Kotlin/Android Fără descriere a modificării actuală

19 martie 2026

• 01:1419 martie 2026 01:14 dif ist +137 Lecturi →2026 (4) actuală

5 martie 2026

• 20:135 martie 2026 20:13 dif ist +1.777 Proiecte FPGA pentru radioamatori →Lista proiectelor actuală
• 20:115 martie 2026 20:11 dif ist +817 Proiecte FPGA pentru radioamatori →Hardware recomandat
• 20:105 martie 2026 20:10 dif ist +1.247 N Proiecte FPGA pentru radioamatori Pagină nouă: = Proiecte FPGA pentru Radioamatori = == Introducere == FPGA-urile sunt extrem de potrivite pentru aplicații radio deoarece pot implementa procesare de semnal digital în timp real cu latență foarte mică. Acest articol prezintă o colecție de proiecte demonstrative pentru radioamatori. == Lista proiectelor == {| class="wikitable" ! Proiect ! Descriere ! Nivel dificultate |- | Generator DDS | Generator digital de frecvență | Ușor |- | Contor de frecvență | Instru...
• 20:105 martie 2026 20:10 dif ist +40 Despre FPGA-uri →Documentație

22 februarie 2026

• 21:5322 februarie 2026 21:53 dif ist +78 Canale YouTube Fără descriere a modificării actuală
• 21:4722 februarie 2026 21:47 dif ist +103 Proiecte Fără descriere a modificării
• 20:1022 februarie 2026 20:10 dif ist +4 Lecturi →2026
• 20:1022 februarie 2026 20:10 dif ist 0 Lecturi →2025
• 20:0922 februarie 2026 20:09 dif ist 0 Lecturi →2023 (37)
• 20:0922 februarie 2026 20:09 dif ist 0 Lecturi →2026
• 13:3222 februarie 2026 13:32 dif ist +1 Lecturi →2024
• 13:3222 februarie 2026 13:32 dif ist +212 Lecturi →2025
• 13:2122 februarie 2026 13:21 dif ist +132 Lecturi →2025
• 13:1822 februarie 2026 13:18 dif ist 0 Lecturi →2026
• 13:1722 februarie 2026 13:17 dif ist +609 Lecturi Fără descriere a modificării
• 02:2622 februarie 2026 02:26 dif ist +1 Porți logice Fără descriere a modificării actuală
• 02:2622 februarie 2026 02:26 dif ist +2.336 N Porți logice Pagină nouă: <syntaxhighlight lang="verilog"> module logic_gates ( input wire a, input wire b, output wire y0, output wire y1, output wire y2 ); assign y0 = ~a; assign y1 = ~(a&b); assign y2 = ~(a|b); endmodule </syntaxhighlight> Și un testbench: <syntaxhighlight lang="verilog"> `timescale 1ns/1ps module logic_gates_tb; // Declare testbench signals reg a, b; wire y0, y1, y2; // Instantiate the design under test (DUT) logic_gates dut (...
• 02:2522 februarie 2026 02:25 dif ist +18 N Fișier:Surfer verilog.png Fără descriere a modificării actuală
• 02:2022 februarie 2026 02:20 dif ist +34 Despre FPGA-uri →Exemple
• 02:1822 februarie 2026 02:18 dif ist −44 Despre FPGA-uri Fără descriere a modificării